NEW
文章
专栏
THine Electronics于2023年7月推出了新型串行收发器IC（SerDes收发器IC）产品「THCS253/THCS254」。 新产品的名称是「IOHA:B」（发音为I-O-Hab）。
本篇是解说这一新产品的后篇。前篇中，除新产品的特征以外，也介绍了与原有产品「THCS251/THCS252」的变化--「对应GPIO（通用输入输出）与I2C」的内容，解说了对用户有利之处。后篇会更详细解说这一变化，并会介绍另一个变化--「导入同步/非同步模式」。
本篇是解说这一新产品的后篇。前篇中，除新产品的特征以外，也介绍了与原有产品「THCS251/THCS252」的变化--「对应GPIO（通用输入输出）与I2C」的内容，解说了对用户有利之处。后篇会更详细解说这一变化，并会介绍另一个变化--「导入同步/非同步模式」。
任意定制I/O
这次的新产品THCS253/THCS254其基本功能是将原本通过多条信号线传输的并联传输改为仅通过2对差动线进行的串联传输。使用此新产品，能将34条信号线减少为4条，削减率高达88％。且在减轻配线线缆重量的同时还能延长传输距离。正如前篇所述，对用户有利之处有很多。
但这一基本功能与原有产品THCS251/THCS252是完全一样的，并没有创新。新产品在继承了原有产品的这一功能外，还增加了2大变化。这就是开头介绍的在GPIO以外还对应I2C；以及导入同步/非同步模式。
首先详细解说一下第1个变化--在GPIO以外还对应I2C。这一变化内容在前篇中也已简单介绍过。也就是在集成多个GPIO以外，还能集成一或两个系统的I2C进行串联传输。这为用户提供了很大的优势。为什么呢？因为使用I2C重写内部寄存器，就能灵活定制I/O（输入输出接口）部分。
以下是具体说明。在电子设备上使用新产品THCS253/THCS254时，准备两片相同芯片（IC），用PSSEL端子将其中一片指定为主芯片，另一片作为副芯片。能使用的GPIO线数为THCS253最多32根、THCS254最多20根。例如THCS253默认设定为GPI（通用输入）为16根、GPO（通用输出）也为16根的端子构造(图1)。
这些GPI与GPO的线数可由用户任意设定。因为只要通过I2C重写内部寄存器后，就能为每个端子指定GPI或GPO。图2是具体案例（将各端子分配至GPIO与 I2S、SPI、UART的输入/输出上的案例）。
原有产品THCS251/THCS252的GPI与GPO线数也能由客户指定，但这些线数比率最多也就只能分4阶段选择。也就是说定制I/O部件的自由度要比新产品低。
除了设计对象的电子设备需要进行追加新功能等紧急设计变更的情况以外，在为将来的机型转换或为方便追加功能而寻求标准化设计时，I/O部件的定制也能发挥极大的效果。一般来说需要设计变更或机型转换、功能追加等，需要为了实现新功能而增加回路，I/O端子的线数就会增加，I/O端子的位置关系也可能会变化。原有产品的I/O部件定制自由度不够高，有时仍需要对信号传输路线等硬件重新进行设计。但使用这次的新产品，就可以任意定制I/O，更灵活地对应设计变更和功能追加。因此极大概率能避免硬件的重新设计；避免拖延设计期间，增加设计成本等情况的发生。
但这一基本功能与原有产品THCS251/THCS252是完全一样的，并没有创新。新产品在继承了原有产品的这一功能外，还增加了2大变化。这就是开头介绍的在GPIO以外还对应I2C；以及导入同步/非同步模式。
首先详细解说一下第1个变化--在GPIO以外还对应I2C。这一变化内容在前篇中也已简单介绍过。也就是在集成多个GPIO以外，还能集成一或两个系统的I2C进行串联传输。这为用户提供了很大的优势。为什么呢？因为使用I2C重写内部寄存器，就能灵活定制I/O（输入输出接口）部分。
以下是具体说明。在电子设备上使用新产品THCS253/THCS254时，准备两片相同芯片（IC），用PSSEL端子将其中一片指定为主芯片，另一片作为副芯片。能使用的GPIO线数为THCS253最多32根、THCS254最多20根。例如THCS253默认设定为GPI（通用输入）为16根、GPO（通用输出）也为16根的端子构造(图1)。
图1 默认的I/O设定（THCS253）
这些GPI与GPO的线数可由用户任意设定。因为只要通过I2C重写内部寄存器后，就能为每个端子指定GPI或GPO。图2是具体案例（将各端子分配至GPIO与 I2S、SPI、UART的输入/输出上的案例）。
图2 通过重写内部寄存器定制I/O
原有产品THCS251/THCS252的GPI与GPO线数也能由客户指定，但这些线数比率最多也就只能分4阶段选择。也就是说定制I/O部件的自由度要比新产品低。
除了设计对象的电子设备需要进行追加新功能等紧急设计变更的情况以外，在为将来的机型转换或为方便追加功能而寻求标准化设计时，I/O部件的定制也能发挥极大的效果。一般来说需要设计变更或机型转换、功能追加等，需要为了实现新功能而增加回路，I/O端子的线数就会增加，I/O端子的位置关系也可能会变化。原有产品的I/O部件定制自由度不够高，有时仍需要对信号传输路线等硬件重新进行设计。但使用这次的新产品，就可以任意定制I/O，更灵活地对应设计变更和功能追加。因此极大概率能避免硬件的重新设计；避免拖延设计期间，增加设计成本等情况的发生。
能定制输出形式与滤波器
通过进一步活用I2C重写内部寄存器，用户还能设定输出形式与数字噪声滤波器。输出形式的选择有推挽式（Push-pull）与漏极开路（Open Drain）这两种。数字噪声滤波器可在每个端子上设定是否安置，且用户可以选择过滤的段数（次数）；但是段数（次数）无法进行每个端子分别设定。例如设定为3段（3次）的话，各个端子上的滤波器段数（次数）都会是3段（3次）。
新产品默认装载1个系统的I2C，但可以通过重写内部寄存器将2根GPIO分摊到2个系统中。根据设计对象的电子设备不同，在具备SoC的I2C系统之外，有时从外部购买后组装进系统的触摸屏和NFC（近场通信）等模组/单元上也会装载着其他I2C系统。这种时候，能将I2C增加到2个系统就会很方便。当I2C增加到2个系统时（信号线数为4根），THCS253的GPIO为30根、THCS254为18根。
新产品默认装载1个系统的I2C，但可以通过重写内部寄存器将2根GPIO分摊到2个系统中。根据设计对象的电子设备不同，在具备SoC的I2C系统之外，有时从外部购买后组装进系统的触摸屏和NFC（近场通信）等模组/单元上也会装载着其他I2C系统。这种时候，能将I2C增加到2个系统就会很方便。当I2C增加到2个系统时（信号线数为4根），THCS253的GPIO为30根、THCS254为18根。
可使用同步模式与非同步模式
接下来就另一个大的变化--同步/非同步模式导入进行解说。原有产品THCS251/THCS252只能使用同步模式，但这次的新产品可使用同步与非同步模式。用户可通过设定副芯片的端子来选择使用的模式。
同步模式是指主芯片到副芯片的Downlink（下行）与副芯片到主芯片的Uplink（上行）是在同一个标准时钟信号下工作的模式。换言之，Downlink（下行）与Uplink（上行）的标准时钟信号的频率与位相是完全相同的。实际上，接收从主芯片上传出的串联信号（已嵌入时钟信号的8B10B调制信号），使用副芯片的时钟数据恢复（CDR：Clock Data Recovery）回路中抽出的时钟信号来进行Uplink的方案即为同步模式（图3、图4）。
另一方面，非同步模式时Downlink与Uplink分别在完全不同的标准时钟信号下工作。（图5、图6）。假设两者的标准时钟信号频率相同，其位相也不同，这就是非同步模式。
同步模式的优势是无需为副芯片提供标准时钟信号源；但也有其弊端。那就是只能在主芯片上实现并联信号的同步导入。副芯片由于使用的标准时钟信号是从CDR回路中抽出的信号，与导入的并联信号无关，就会成为非同步导入。这样一来可同步导入的Downlink虽然可以传输高速的图像/影像信号，但非同步导入的Uplink就无法传输高速图像/影像信号，只能用于传输低速的控制信号。
为了消除这一弊端我们导入了非同步模式。主芯片副芯片双方都能分别提供标准时钟信号，因此双方都能同步导入并联信号。也就是说Downlink与Uplink都能传输高速的图像/影像信号。
但这里有一点还需注意。那就是为主芯片和副芯片提供标准时钟信号的方法。有2种方法：1是由外部的时钟信号回路来提供的方法。另1个是由各芯片内置的时钟振荡回路（内部OSC）提供的方法。前者可通过共同使用并联信号的标准时钟信号而达到同步导入。但后者由于内部OSC的时钟信号无法输出至外部，因此无法共同使用并联信号的标准时钟信号，就又会变成非同步导入。因此，用户需要根据想要通过Downlink与Uplink来传输的信号特性来选择合适的标准时钟信号提供方法。
同步模式是指主芯片到副芯片的Downlink（下行）与副芯片到主芯片的Uplink（上行）是在同一个标准时钟信号下工作的模式。换言之，Downlink（下行）与Uplink（上行）的标准时钟信号的频率与位相是完全相同的。实际上，接收从主芯片上传出的串联信号（已嵌入时钟信号的8B10B调制信号），使用副芯片的时钟数据恢复（CDR：Clock Data Recovery）回路中抽出的时钟信号来进行Uplink的方案即为同步模式（图3、图4）。
图3 同步模式案例（外部输入时）
图4 同步模式案例（内部OSC时）
另一方面，非同步模式时Downlink与Uplink分别在完全不同的标准时钟信号下工作。（图5、图6）。假设两者的标准时钟信号频率相同，其位相也不同，这就是非同步模式。
图5 非同步模式案例（外部输入时）
图6 同步模式案例（内部OSC时）
同步模式的优势是无需为副芯片提供标准时钟信号源；但也有其弊端。那就是只能在主芯片上实现并联信号的同步导入。副芯片由于使用的标准时钟信号是从CDR回路中抽出的信号，与导入的并联信号无关，就会成为非同步导入。这样一来可同步导入的Downlink虽然可以传输高速的图像/影像信号，但非同步导入的Uplink就无法传输高速图像/影像信号，只能用于传输低速的控制信号。
为了消除这一弊端我们导入了非同步模式。主芯片副芯片双方都能分别提供标准时钟信号，因此双方都能同步导入并联信号。也就是说Downlink与Uplink都能传输高速的图像/影像信号。
但这里有一点还需注意。那就是为主芯片和副芯片提供标准时钟信号的方法。有2种方法：1是由外部的时钟信号回路来提供的方法。另1个是由各芯片内置的时钟振荡回路（内部OSC）提供的方法。前者可通过共同使用并联信号的标准时钟信号而达到同步导入。但后者由于内部OSC的时钟信号无法输出至外部，因此无法共同使用并联信号的标准时钟信号，就又会变成非同步导入。因此，用户需要根据想要通过Downlink与Uplink来传输的信号特性来选择合适的标准时钟信号提供方法。
待机功能的使用更易于上手
最后介绍一下新产品上使用I2C后实现的3个便利的新功能。
1是「PWM信号生成功能」（图7）。原有产品可在主芯片的GPIO上输入可非同步导入的频率的PWM信号，并集成串联信号后传输至副芯片。但新产品可通过I2C重写内部寄存器并设定具备生成PWM信号的功能；并且无论在主芯片上还是副芯片上都能生成。在调整液晶平板的背光亮度、LED调光、马达驱动等用途上都能用到。
2是「I/O扩展器功能」（图8）。这个功能就是在I2C与GPIO之间进行数据转换，然后传输到主芯片或副芯片上。可将I2C的串联数据转换为GPO的并联数据后传输，或监控GPI上输入的并联数据，将其结果储存至内部寄存器上，再从I2C上作为串联数据再输出。看起来就像是I2C端子扩张了，因此称为I/O扩展器功能。
第3就是「待机功能」（图9）。这次的新产品能通过I2C重写内部寄存器进入待机状态，或脱离待机状态。可随意设定为从主芯片到副芯片进行进入/脱离待机状态，还是单独在副芯片上进入/脱离待机状态。
待机状态下消耗电流低至6mA；通常工作时为50～100mA。在待机状态下，也能在主芯片与副芯片间交换I2C或最大8Bit的GPIO。且待机状态下仍能继续通过光电转换元件进行光传输；或通过近距离无线通信元件进行无线传输。因此无需断线就能从正常工作状态切换至待机状态。
以上
1是「PWM信号生成功能」（图7）。原有产品可在主芯片的GPIO上输入可非同步导入的频率的PWM信号，并集成串联信号后传输至副芯片。但新产品可通过I2C重写内部寄存器并设定具备生成PWM信号的功能；并且无论在主芯片上还是副芯片上都能生成。在调整液晶平板的背光亮度、LED调光、马达驱动等用途上都能用到。
图7 PWM信号生成功能
2是「I/O扩展器功能」（图8）。这个功能就是在I2C与GPIO之间进行数据转换，然后传输到主芯片或副芯片上。可将I2C的串联数据转换为GPO的并联数据后传输，或监控GPI上输入的并联数据，将其结果储存至内部寄存器上，再从I2C上作为串联数据再输出。看起来就像是I2C端子扩张了，因此称为I/O扩展器功能。
图8 I/O扩展器功能
第3就是「待机功能」（图9）。这次的新产品能通过I2C重写内部寄存器进入待机状态，或脱离待机状态。可随意设定为从主芯片到副芯片进行进入/脱离待机状态，还是单独在副芯片上进入/脱离待机状态。
图9 待机功能
待机状态下消耗电流低至6mA；通常工作时为50～100mA。在待机状态下，也能在主芯片与副芯片间交换I2C或最大8Bit的GPIO。且待机状态下仍能继续通过光电转换元件进行光传输；或通过近距离无线通信元件进行无线传输。因此无需断线就能从正常工作状态切换至待机状态。
以上
